

VOL. J100-C NO. 10 OCTOBER 2017

本PDFの扱いは、電子情報通信学会著作権規定に従うこと。 なお、本PDFは研究教育目的(非営利)に限り、著者が第三者に直接配布すること ができる。著者以外からの配布は禁じられている。



一般社团法人 電子情報通信学会

THE ELECTRONICS SOCIETY THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS 招待論文

多段チャージトランスファを用いた電源電圧・温度ばらつきに ロバストな微小容量変化検出回路

パック ジフン^{†a)} 高宮 真[†] 桜井 貴康[†]

Small Capacitance Difference Detection Circuits Robust to Voltage and Temperature Variations Using Multi-stage Charge Transfer

Jeehoon $PARK^{\dagger a)}$, Makoto TAKAMIYA[†], and Takayasu SAKURAI[†]

あらまし IoT 端末において端子に直接プローブを当てられデータを盗聴・改ざんされる問題を回避するためには端子の静電容量を監視し、プローブで接触したときの微小な静電容量の変化を検出することが有効である.本研究では電源電圧と温度ばらつきにロバストな多段チャージトランスファ回路を用い、従来の1段のみのチャージトランスファの分解能の限界である 4.6 pF を克服し 11.7 fF という高分解能で静電容量変化の検出が可能であることを実証した.

キーワード 容量デジタルコンバータ,チャージトランスファ,多段チャージトランスファ

1. まえがき

近年の半導体技術の飛躍的な発展を原動力とした トリリオンセンサは現実になりつつあり,膨大に増 えたセンサ端末はモノのインターネット (Internet of Things 以下 IoT)の普及に繋がった. IoT 端末は様々 な場所に設置され,あらゆる種類のデータを収集・処 理し安全で快適な社会の実現に貢献すると期待を集め ている.

その IoT 端末を運用する際,注意しなければならな い要素がセキュリティである. IoT 端末で処理される 情報は個人情報など第三者に知られてはならない情報 を含むこともあり,場合によっては消費電力などから 端末内の暗号を解析される恐れすらあるためそれらの 情報を保護する機能は不可欠である [1]. ところが IoT 端末は人目に触れない場所,あるいは頻繁に確認する ことのない場所に設置されることが多く,その上,運 用する場合には多くの数を同時に用いることになる. そのためユーザが全ての IoT 端末を常に監視すること は現実的に不可能で,悪意をもった第三者が端末に接

* 東京大学,東京都 The University of Tokyo, 4-6-1 Komaba, Meguro-ku, Tokyo, 153-8505 Japan

a) E-mail: parkj@iis.u-tokyo.ac.jp

近し図1のように端子にプローブを当て端末内のデー タを盗聴, 改ざんする攻撃を行うことが容易と考えら れる.このことから IoT 端末は自身に対する攻撃を感 知し対策する機能をもたなければならない.

IoT 端末の端子に対する物理的プロービング攻撃への対策として,端子の静電容量を監視しプローブが当てられたとき生じる図2のような微小な容量変化を検出することが有効である.そこで本研究ではIoT端末の端子容量を監視しその微小変化を検出する回路を提案する.具体的にはIoT端末の端子容量を10pF,攻撃者のプローブの容量を100fFと想定し,端子の容量が100fF/10pF=1%以上変化したときそれを検出することを目標仕様とした.

提案する容量変化検出回路の概要を図3に示す.



図 1 IoT 端末に対するプロービング攻撃 Fig. 1 Physical attack on IoT nodes.



図 2 容量検出による攻撃の感知 Fig. 2 Attack detection by capacitance change detection.



図 3 容量変化検出回路の概要 Fig.3 Concept of capacitance difference detection circuit.

IoT 端末の電源投入時に容量デジタルコンバータ (以下 CDC) が監視すべき端子の容量をデジタルデー タに変換しメモリに保存する.そして端末がスタンバ イ状態からアクティブ状態になるごとに CDC が端子 の容量を測定し、メモリに保存されている初期容量値 と比較し、それらの差分から容量が変化したか否かを 判断する.

この容量変化検出回路の要となる部分は CDC であ り, CDC が満たすべき条件と従来の CDC のもつ課 題について 2. で述べる. 3. では従来の CDC の課題 であるばらつき問題を克服した電源電圧と温度ばらつ きにロバストな回路を提案する. そして 4. では 3. の 回路の分解能のもつ限界とその原因に触れた後,任意 の分解能を実現できる提案手法である多段チャージト ランスファについて述べ,5. では試作回路の測定結果 を述べる. 6. は結論とまとめとする.

2. CDC への要求仕様と従来研究の課題

本章では提案する微小容量変化検出回路に用いられ る CDC への要求仕様を挙げ,従来の CDC がもつ課 題を明らかにする.

2.1 CDC への要求仕様

本研究で提案する微小容量変化検出回路は IoT 端末 上に集積される物であり、それに組み込まれる CDC は幾つかの条件を満たさなければならない.それは 低消費エネルギー,高分解能,そしてばらつき耐性で ある.

IoT 端末は小型の電池やエネルギーハーベスティン グで動作することが多いため,容量検出に消費される 電力,エネルギーは低くなければならない.それぞれ 数 μW,数 nJ 以下であることが好ましい.

次に分解能条件が存在する.本研究の目標仕様は 100 fF 以上の変化を検出することだが,分解能が100 fF である場合 50 fF の量子化誤差が生じるため攻撃によ るものではない容量変化を攻撃として誤判断しかねな い.回路の誤動作を避けるために,目標分解能を12 fF 以下に設定した.

最後に電源電圧と温度ばらつきに対する耐性が挙げ られる. IoT 端末が設置される環境は温度管理されて おらず回路の動作温度も一定とは限らない上,集積 回路においては常に $\pm 10\%$ の電源の変動の恐れがあ るため本研究に用いられる CDC は電源電圧と温度の ばらつきに依存しないばらつき耐性をもたなければ ならない.具体的には,本研究が想定する電源電圧の 変化範囲 $\pm 10\%$ 及び温度の変化範囲 0°C~80°C にお いて,電圧特性及び温度特性が 100 fF 変化の量子化 誤差である 50 fF 未満の依存性をもつこと,すなわち 10000 ppm/V 及び 62.5 ppm/°C 未満を目標とする.

2.2 従来研究の課題

CDC については多くの研究がされており, 2.1 で 述べた消費電力の条件 [2]~[4] と分解能の条件 [3]~[5] を満たす先行例も多い.しかし温度依存性 [2] や電源 電圧依存性を考慮している研究は著者の知る限り 1 件 しかなく,その1件では別途のキャリブレーション回 路を用いて温度特性を調整しているため複雑な制御が 必要になる.そこで,本研究では電源電圧と温度ばら つきにロバストな CDC を提案する.

チャージトランスファを用いたばらつき にロバストな CDC

本章ではばらつきにロバストな CDC を提案し,そ れに用いられるチャージトランスファ構造について詳 述した上で,提案する CDC のもつ限界について述 べる.

3.1 提案する CDC の概要

図4に提案する CDC の全体回路図を示す.測定対象の端子容量 C_x の大きさに応じて、カウンタ出力 Out が変化することにより CDC の機能を実現する. 図4中の「チャージトランスファ」は端子容量 C_x の



大きさに応じて、出力電圧 V_x の変化速度が変わる回路である. コンパレータの出力 V_{comp} は図 5 のように V_x が V_{ref} を超えたときに反転し、カウンタは V_{comp} が反転するまでクロック数 N を数える. V_{comp} が反転したらそのときのクロック数 N_{inv} が Out としてデジタル回路に渡され、カウンタはリセットされる.端子が攻撃を受け端子容量 C_x が増加した場合 V_x の傾きが変化し、 V_{comp} が反転するまでのクロック数が増える.

3.2 チャージトランスファの動作

この節では前節で述べたチャージトランスファの動 作について詳述する.チャージトランスファは図6の ように複数のスイッチとポンプ容量 C_{pump},そして被 検出容量 (本研究では端子容量) C_x で構成された回路 であり,図7はチャージトランスファの各スイッチを 制御する信号及び各部の電圧の時間変化のタイミング チャートである.

チャージトランスファは動作開始時に $V_x = 0$ である必要性があるため、スイッチ S_{reset} は動作開始までオンになり C_x の電荷をリセットする.

動作が開始されると S_{reset} がオフになり C_x は電荷 を蓄えられる状態になる.その状態でまず S_1 がオン になり C_{pump} を V_{DD} まで充電する.その後 S_1 をオ フにし、次に S_2 をオンにすると C_{pump} に蓄えられて



図 7 チャージトランスファのタイミングチャート Fig.7 Timing chart of charge transfer.

いた電荷が C_x に分配され V_x が上昇する. 両容量の電 位差がなくなったら S_2 をオフにし,再び S_1 をオンに して C_{pump} を V_{DD} に充電する段階に戻る. この一連 の動作を繰り返すことにより図7のように V_x が階段 状に上昇する. このとき V_x はリセット後のクロック 信号の入力回数 N を用い式(1)のように表現できる.

$$V_x = V_{DD} \left(1 - \frac{C_x}{C_x + C_{pump}} \right)^N \tag{1}$$

3.3 温度・電圧ばらつきに対する耐性

図 4 の CDC はチャージトランスファの出力 V_x が 参照電圧 V_{ref} を超えコンパレータの出力が反転する 瞬間の N である N_{inv} を出力する. N_{inv} は式 (1) の 左辺を V_{ref} に置き換えることで求まり式 (2) のように V_{ref} , V_{DD} 及び各容量の関数になる.

$$N_{inv} = \frac{\log\left(\frac{V_{DD}}{V_{DD} - V_{ref}}\right)}{\log\left(1 + \frac{C_{pump}}{C_x}\right)}$$
(2)

そこで $V_{ref} \in kV_{DD}(k < 1)$ に設定すると N_{inv} は 式 (3) のように C_{pump} と C_x の比のみに依存した関数 になる.

$$N_{inv} = \frac{\log\left(\frac{1}{1-k}\right)}{\log\left(1 + \frac{C_{pump}}{C_x}\right)} \tag{3}$$

容量は抵抗やトランジスタと比べ低い温度特性をも つ上に, N_{inv} は容量比によって決まるため, 温度ばら つきに対してロバストである.また, N_{inv} が V_{DD} に よらないため, 提案の CDC は電源電圧ばらつきに対 してもロバストである.

3. 多段チャージトランスファによる分解能 向上

本章では前章で提案した CDC の構造では目標とし ている分解能を実現できないことについて述べ,そ れを克服するための手法である多段チャージトランス ファを説明する.

4.1 目標分解能実現の困難

本研究で目標としている分解能は 12fF でありこの 分解能を達成できる条件は式(3)に以下のパラメータ を代入することで求まる.参照電圧の VDD に対する 係数 k は最も簡単に設計できるように 🖥 に設定した. それを代入した (3) の式と、右辺の C_x を C_x + 12 fF に, 左辺の N_{inv} を N_{inv} +1 にした式 (3) を連立して 解けばポンプ容量 C_{pump} が 8.32 fF となる. しかし, C_{pump} にはトランジスタの寄生容量の影響で下限が 存在し 8.32 fF は実装することができない. なぜなら, どれだけ小さい容量を実装しても容量の両端のスイッ チのトランジスタに起因する寄生容量 Cpara が図8の ように C_{pump} と並列接続になり、加算されるからであ る. 今回用いた 250 nm CMOS プロセスでは寄生容 量 C_{para} は 10 fF のオーダーをもつが、 C_{pump} のオー ダーがそれ以下になると、Cpara の値が支配的になる ため 8.32 fF の C_{pump} を実装することは不可能でる.

4.2 多段チャージトランスファ

スイッチの寄生容量を完全になくすことはできな いため、 C_{pump} は寄生容量の影響を受けにくい大き



図 8 ポンプ容量に対する寄生容量の影響

Fig. 8 Influence of parasitic capacitance on pump capacitance.

さにする必要があり、本研究ではポンプ容量の下限を 100 fF と仮定した. 100 fF 以上の容量のみを用いて $C_{pump} = 8.32$ fF のチャージトランスファと同じ分解 能を得るために考案した手法が図 9 の多段チャージト ランスファである. 多段チャージトランスファは複数 段のポンプ容量を用い、多数の容量を経由して被検出 容量 C_x を充電するようにしたチャージトランスファ である. 奇数段目と偶数段目のスイッチを交互に開閉 することによって電源に近い容量 C_{pump1} から遠い方 の容量 C_x に電荷が転送されていく.

以下で多段チャージトランスファの等価回路を議論 する. 多段チャージトランスファを解析するために図 10 のように多段チャージトランスファの途中の容量 三つにのみに着目する. 便宜上リセットスイッチは省 略されており,容量の名前は電源に近い方から順に C_{m-1}, C_m, C_{m+1} とする. スイッチ $S_{m-1} \ge S_m$ は 図 7 の $\phi_1 \ge \phi_2$ のいずれかによって制御されている. クロック周波数は f であるため,周期 $\Delta t = \frac{1}{f}$ ごとに 一度開閉し,そのタイミングが互いに $\frac{\Delta t}{2}$ ずれている とする. スイッチ S_{m-1} が一度閉じてから開いた直後 である時刻 t における電圧 $V_m[t] = V_{m+1}[t]$ である. ここから $\frac{\Delta t}{2}$ 後, S_{m-1} が一度閉じてまた開いた後に は $C_{m-1} \ge C_m$ の間で電荷の分配が行われ,式(4)の 関係が成り立つ.

$$V_{m-1}\left[t + \frac{\Delta t}{2}\right] = V_m\left[t + \frac{\Delta t}{2}\right]$$
$$= \frac{C_{m-1}V_{m-1}\left[t\right] + C_m V_m\left[t\right]}{C_{m-1} + C_m}$$
(4)

そこからまた $\frac{\Delta t}{2}$ が経ち, S_m が一度動作した後 C_{m+1} に流れ込んだ電荷量 ΔQ_{m+1} を考える.時刻 $t + \Delta t$ における $V_{m+1}[t + \Delta t] = V_{m+1}[t] + \Delta V_{m+1}$ とすると ΔQ_{m+1} は式 (5) のように求まる.

$$\Delta Q_{m+1} = -\Delta Q_m$$

$$= C_m V_m \left[t + \frac{\Delta t}{2} \right] - C_m V_m \left[t + \Delta t \right]$$

$$= C_m \left(\frac{C_{m-1} \left(V_{m-1}[t] - V_{m+1}[t] \right)}{C_{m-1} + C_m} - \Delta V_{m+1} \right)$$
(5)

この電荷量を時間 Δt で割るとその間の平均電流 \hat{I} となり,平均電流は両端の電圧差と等価抵抗 \hat{R} を用いて式 (6) のように表すことができる.

505



図 9 提案する多段チャージトランスファ Fig.9 Proposed multi-stage charge transfer.



図 10 多段チャージトランスファの一部 Fig.10 A part of multi-stage charge transfer.

$$\hat{I} = \frac{\Delta Q_{m+1}}{\Delta t} = \frac{V_{m-1}[t] - V_{m+1}[t]}{\hat{R}}$$
(6)

本研究のターゲットは $C_{pump} = 8.32$ fF で $C_x = 10$ pF のチャージトランスファと同等な動きをする回路であり,電圧の変化は緩慢で ΔV_{m+1} は V_{DD} の $\frac{1}{1000}$ 程度のオーダーになると考えられる. それに比べ,ポンプ容量のオーダーは 100 fF 程度であり, $\frac{C_{m-1}(V_{m-1}[t]-V_{m+1}[t])}{C_{m-1}+C_m}$ は V_{DD} の $\frac{1}{10}$ 程度のオーダーであるため 1%程度の誤差で $\frac{C_{m-1}(V_{m-1}[t]-V_{m+1}[t])}{C_{m-1}+C_m}$ ≫ ΔV_{m+1} が成り立つ. このことを踏まえた上で式 (5) を式 (6) に代入し \hat{R} を求めると式 (7) で求められる. その過程で $\Delta t = \frac{1}{f}$ であることを用いた.

$$\hat{R} = \frac{1}{f} \frac{C_{m-1} + C_m}{C_{m-1}C_m} \tag{7}$$

 $C_{m-1} = C_m = C_{m+1} = C$ の場合は $\hat{R} = \frac{2}{fc}$ とな り電圧源を両端にもつスイッチトキャパシタの2倍の 抵抗に近似できることが分かる.

以上のことを検証するために多段チャージトラ ンスファと等価 RC 回路の数値解析を行った. 多段 チャージトランスファの方は図 9 の回路において $n = 15, C_{pump1} = C_{pump2} = \cdots C_{pump15} = 100 \text{ fF}$ とした 15 段チャージトランスファを 1 MHz の信号で



図 11 15 段チャージトランスファの等価 RC 回路 Fig. 11 Equivalent RC circuit to15-stage charge transfer.



- 図 12 15 段チャージトランスファ(図 9) と等価 RC 回路 (図 11) 及び等価 1 段チャージトランスファ(図 6) の比較
- Fig. 12 Comparison between 15-stage charge transfer (Fig. 9), equivalent RC circuit (Fig. 11), and equivalent 1-stage charge transfer (Fig. 6).

制御した場合で,RC回路は図 11 のように等価抵抗 $\hat{R} = \frac{2}{fC} = 20 M\Omega を八つ直列で用いた RC 回路であ$ $る.図 12 に計算結果を示す.どちらも <math>C_x = 10 \text{ pF}$, $V_{DD} = 2.5 \text{ V}$ と設定し V_x を比較した.また,それが どのような 1 段のチャージトランスファに相当するか を示すため図 6 において $C_{pump} = \frac{1}{fR} = 6.25 \text{ fF}^{**}$ と し他のパラメータは 15 段チャージトランスファと同 じにした場合の V_x も加えた.

系の電圧変化が急激な時間 = 0 付近において 15 段

チャージトランスファの電圧波形がわずかな誤差を見 せるものの,時間が長くなるにつれ二つの電圧波形は ほぼ完全に一致し,2000 μs における相対誤差は互い に 0.1%程度である.

以上の結果から多段チャージトランスファを用いる ことで,任意の小さい *C*_{pump} をもつ1段のチャージ トランスファと同等の動きを実現することができ,分 解能を向上させられることが実証された.

4.3 多段チャージトランスファの最適設計条件

多段チャージトランスファにおいて下限のあるポン プ容量を n 個用いて最も効率良く小さい C_{pump} を実 現する方法は,下限の大きさ (本研究では 100 fF)の 容量のみを用いることである.なぜならそれは上限の ある抵抗 n 個を用い最も大きい抵抗を作る場合に置き 換えることができ,その場合用いられる最大の抵抗を 直列に接続することが最善だからである.

4.4 多段チャージトランスファを用いた提案 CDC

4.2で詳述した多段チャージトランスファを用いた CDC を図 13 に示しており、これは図4における枠線の内部に相当する。多段チャージトランスファのパラメータ **4.2** で数値解析を行った回路と同様 $C_{pump1} = C_{pump2} = \cdots C_{pump15} = 100 \text{ fF} の 15 段 に決めた。等価的な <math>C_{pump} = 6.25 \text{ fF}$ となり寄生容量が付くことを考慮し目標仕様の 8.32 fF より小さく設計した。

参照電圧 Vref と Vx を比較するためのコンパレータ

Voltage Reference V_{DD} $V_{ref} = \frac{1}{2}V_{DD}$ $V_{ref} = \frac{1}{2}V_{DD}$ $V_{ref} = \frac{1}{2}V_{DD}$ V_{comp} C_x V_x V_x V_x

図 13 多段チャージトランスファCDC Fig. 13 CDC with multi-stage charge transfer.

には消費電力を抑えるため同期式コンパレータを採用 しており、V_x が安定している状態で比較を行うため に奇数番目のスイッチと同じクロックで制御を行う. コンパレータに VT ばらつきを抑制するための特別な 設計は施していないが、片方の出力端にのみバッファ が接続されることによってオフセットが大幅にずれる ことを防ぐため、使われない出力端にもダミーのバッ ファを接続させている.

参照電圧 V_{ref} は前述のとおり最もシンプルな構成 で実現できる $\frac{1}{2}V_{DD}$ に決めており、定常電流をなるベ く小さくするためにサブスレッショルド領域で動作す るダイオードで構成される分圧回路を用いた.また、 8 pF の容量 C_{ref} でノイズによる V_{ref} の変動を抑える.

5. 提案回路の実測結果

図 13 の多段チャージトランスファ容量変化検出回路の試作チップを製造し測定した結果を述べる. 試作 チップは $0.25 \mu m$ CMOS プロセスによって製造された.図 14 は試作したチップ写真であり,チップ面積 は 710 $\mu m \times 772 \mu m$ となった.

5.1 測定条件

試作チップは電源電圧を 2.5 V,制御クロック周波 数は1 MHz に設定し測定を行った.測定誤差を把握す るためにコンパレータの出力が反転するまでのスイッ チ開閉回数 N_{inv} は 1000 回の繰り返し測定を行い,そ の平均値を求めた.その結果,測定 N_{inv} の標準偏差 は 0.3 未満であり,十分小さかった.

5.2 提案 CDC の電圧ばらつき耐性

最初に提案した CDC の電圧ばらつきに対する耐性 を測定した. IoT 端末上における電源電圧の変動幅で ある $V_{DD} \pm 10\%$ の範囲, すなわち 2.25 V~2.75 V の



図 14 試作のチップの写真 Fig. 14 Chip micrograph of test chip.



図 15 試作チップの電圧依存性の測定 Fig.15 Measured voltage dependence of test chip



図 16 試作回路の温度依存性の測定 Fig. 16 Measured temperature dependence of TEG.

範囲において 0.05 V 刻みでコンパレータの出力が判 定するときのクロックカウント数 N_{inv} の測定を行っ た.その結果を図 15 に示す.温度は 27°C に一定に 維持した.

2.25~2.75Vの電圧範囲において -0.4~0.2 カウン トの N_{inv} の差が生じ,1404 ppm/V の電圧特性が見 られ,目標仕様を達成できた.

5.3 提案 CDC の温度ばらつき耐性

端末が 0°C から 80°C までの範囲で動作すると想定 し,その範囲内で 20°C ごとに N_{inv}の測定を結果が 図 16 である.電源電圧は 2.5 V に維持した.測定結 果では,0~80°C の範囲でカウントは -0.1~1.1 変化 し 17.6 ppm/°C の温度特性をもち目標仕様を達成で きた.

5.4 提案 CDC の分解能の測定

提案した CDC の分解能を確かめるため, 10 pF の C_x が 1%変化したときの N_{inv} の変化の測定を行った. 今回試作したチップでは被検出容量 C_x にあらかじめ 100 fF 容量を並列につなげた回路を用意し,レーザー で 100 fF の容量をトリミングする前後での N_{inv} を測 定し容量変化検出能力を検証した.

測定の結果, $C_x = 10 \text{ pF}$ のときの $N_{inv} = 876.8$, $C_x = 10.1 \text{ pF}$ のときの $N_{inv} = 885.3$ となり,100 fF

	表 1 回路各部の消費電力の測定	
Table 1	Measured power consumption of each par-	t

Part	Power consumption		
All	3.89µW		
Charge transfer	2.87µW		
Reference voltage	Less than 2.5nW		
Comparator	1.02µW		

の変化がクロック差 8.5 カウントで表れ,分解能は 11.7fF であり,目標仕様を達成した.

5.5 消費電力及びエネルギー

試作回路の消費電力の測定結果を表1にまとめる.

回路全体の消費電力は 3.89 µW であり, そのうち 74%をチャージトランスファが, そして残り 26%をコ ンパレータが消費しており参照電圧生成回路は他と比 べほぼ電力を消費していない. また, 1回の検出ごと に消費されるエネルギーは 3.56 nJ である.

6. む す び

本研究では IoT 端末の端子に直接プローブを当て るような物理的な攻撃に対し,端子容量を監視しその 1%の変化を検出する回路を提案し,そこに必要はばら つきにロバストな CDC の検討を行った.最初に従来 の CDC は IoT 端末上で運用するにはばらつきに対す 耐性が低く,新しい CDC の提案が必要であることを 述べた.次にチャージトランスファ構造の用いた CDC の原理を解説し,チャージトランスファが電圧と温度 ばらつきに対しロバストであることを解説した.そし て単純な1段のチャージトランスファのもつ分解能の 限界を克服するための手法である多段チャージトラン スファを提案し,大きさ*C* の容量で構成される *n* 段の チャージトランスファが C_{pump} = $\frac{C}{n}$ の1段のチャー ジトランスファに近似できることを示した上で,多段 チャージトランスファを用いた CDC の概要を述べた.

4. では多段チャージトランスファを用いた容量変 化検出回路を試作しその測定を行った. 試作回路の 測定結果では 2.25~2.75 V の電源電圧範囲において 1404 ppm/V の電圧特性を, 0~80°C の温度範囲にお いて 17.6 ppm/°C の温度依存性をもつことが分かっ た. 表 2 の従来研究と比べ,別途のキャリブレーショ ンを用いない場合では最高のばらつき耐性を示してお り, 100 fF の検出に必要なばらつき耐性の目標を達成 した. 分解能は目標仕様の 12 fF を達成し,多段チャー

	ISSCC15[2]	ISSCC14[3]	JSSC13[4]	VLSI14[5]	本研究
プロセス	40nm	0.18μm	0.16µm	0.18 <i>µ</i> m	0.25 μ m
規格化面積 (mm ²)***	0.066	0.22	0.68	0.88	0.17
消費電力(μW)	1.84	0.16	10.3	33.7	3.89
消費エネルギー(nJ)	0.0351	0.64	8.26	7.75	3.56
検出時間(msec)	0.0191	4	0.8	0.23	0.916
電圧特性(ppm/V)	N/A	N/A	N/A	N/A	1404 (2.25 [~] 2.75V)
温度特性(ppm/°C)	15.5 校正あり 2247 校正なし (-20 [~] 100°C)	N/A	N/A	N/A	17.6(0 [~] 80°C)
分解能(fF)	12.3	6	0.07	0.16	11.8
備考	電特が生じる 可能性 検出にデジタ ル演算が必要 温度特性解消 に校正が必要	電特 温特 の可能性 動作時間が 長い	電特 温特 の可能性 ΣΔ(は設 計 制御が 複雑	電特 - 温 特の可能 性	シンプルな構 造 簡単な制御 高パラツキ耐 性

表 2 従来研究との比較 Table 2 Comparison with conventional research.

ジトランスファが1段の限界を超え分解能の向上を実 現できることを示した. 消費電力と1回の検出ごとの 消費エネルギーは3.89 µW と3.56 nJ であり, IoT 端 末上で十分運用できるほどの低消費電力を達成できた.

文 献

- D. Fujimoto, N. Miura, M. Nagata, Y. Hayashi, N. Homma, Y. Hori, T. Katashita, K. Sakiyama, T. Le, J. Bringer, P. Bazargan-Sabet, and J. Danger, "On-chip power noise measurements of cryptographic VLSI circuits and interpretation for side-channel analysis," Proc. International Symposium on Electromagnetic Compatibility 2013, pp.411–414, Sept. 2013.
- [2] W. Jung, S. Jeong, S. Oh, D. Sylvester, and D. Blaauw, "A 0.7pF-to-10nF fully digital capacitanceto-digital converter using iterative delay-chain discharge," ISSCC Dig. Tech. Papers, pp.484–485, Feb. 2015.
- H. Ha, D. Sylvester, D. Blaauw, and J. Sim, "A 160nW 63.9fJ/conversion-step capacitance-to-digital converter for ultra-low-power wireless sensor nodes," ISSCC Dig. Tech. Papers, pp.220-221, Feb. 2014.
- [4] Z. Tan, R. Daamen, A. Humbert, Y.V. Ponomare, Y. Chae, and M.A.P. Pertijs, "A 1.2-V 8.3-nJ CMOS humidity sensor for RFID applications," JSSC, vol.48, no.10, pp.2469–2477, Aug. 2013.
- [5] S. Oh, W. Jung, K. Yang, D. Blaauw, and D. Sylvester, "15.4b incremental sigma-delta capacitance-to-digital converter with zoom-in 9b asynchronous SAR," IEEE Symp. VLSI Circuit, pp.222– 223, July 2014.

付 録

一部内容の補足

4.2 における抵抗近似ではスイッチ二つごとに
 一つの抵抗とみなすため、15 段チャージトランスファ

のスイッチの数 16 を 2 で割った数 8 が抵抗の数に なる.

• 1 段のチャージトランスファを図 10 に当ては めた場合 C_{m-1} が電流源であるため $C_{m-1} = \infty$ とな る. その場合等価抵抗 \hat{R} は $\frac{2}{10}$ ではなく $\frac{1}{10}$ である.

0.25 μm プロセスを用いた場合の面積に規格化している.

(平成 29 年 2 月 10 日受付, 5 月 2 日再受付, 9 月 12 日公開)



パック ジフン (学生員)

2017年,東京大学大学院工学系研究科 電気系工学専攻修士課程を修了.現在,韓 国電子通信研究所にて 5G 通信の研究に 従事.



高宮 真 (正員)

2000 年,東京大学大学院工学系研究科 電子工学専攻博士課程修了.同年 NEC 入 社.2005 年より東京大学にて LSI 設計の 研究に従事.ISSCC 及び VLSI 回路シン ポジウムのプログラム委員.



桜井 貴康 (正員:フェロー)

1981年,東京大学電子工学専攻博士課程 を修了し,同年(株)東芝入社.1988年から 1990年までU.C. BerkeleyにてLSI-CADの研究,その後(株)東芝への帰任を 経て,1996年よりは東京大学生産技術研究 所にてLSI設計の研究に従事.現在VLSI

シンポジウム Executive 委員長, IEEE A-SSCC Steering 委 員長. IEEE, 日本応用物理学会会員. IEICE フェロー, IEEE フェロー.